OXIESEC PANEL
- Current Dir:
/
/
usr
/
src
/
linux-headers-4.15.0-197
/
arch
/
m68k
/
include
/
asm
Server IP: 139.59.38.164
Upload:
Create Dir:
Name
Size
Modified
Perms
📁
..
-
11/17/2022 06:42:15 AM
rwxr-xr-x
📄
Kbuild
599 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
MC68328.h
37.82 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
MC68EZ328.h
37.74 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
MC68VZ328.h
41.02 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
a.out-core.h
1.98 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
adb_iop.h
1.09 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
amigahw.h
10.49 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
amigaints.h
3.5 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
amigayle.h
3.19 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
amipcmcia.h
2.51 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
apollohw.h
2.35 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
asm-offsets.h
35 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
asm-prototypes.h
211 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
atafd.h
300 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
atafdreg.h
2.68 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
atari_joystick.h
457 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
atari_stdma.h
514 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
atari_stram.h
528 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
atarihw.h
20.3 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
atariints.h
5.56 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
atarikb.h
1.4 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
atomic.h
4.86 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
bitops.h
12.19 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
blinken.h
641 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
bootinfo.h
783 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
bootstd.h
4.64 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
bug.h
659 bytes
11/01/2022 04:52:05 PM
rw-r--r--
📄
bugs.h
369 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
bvme6000hw.h
3.45 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
cache.h
296 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
cacheflush.h
133 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
cacheflush_mm.h
6.92 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
cacheflush_no.h
2.61 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
checksum.h
3.4 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
cmpxchg.h
3.34 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
coldfire.h
1.61 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
contregs.h
3.31 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
current.h
580 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
delay.h
3.43 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
div64.h
858 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
dma-mapping.h
291 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
dma.h
16.65 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
dsp56k.h
1.24 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
dvma.h
9.67 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
elf.h
3.07 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
entry.h
5.76 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
export.h
74 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
fb.h
921 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
fbio.h
9.87 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
flat.h
1.02 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
floppy.h
5.06 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
fpu.h
535 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
ftrace.h
12 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
gpio.h
2.64 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
hardirq.h
594 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
hash.h
2.07 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
hp300hw.h
186 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
hwtest.h
467 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
ide.h
1.67 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
idprom.h
725 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
intersil.h
1.11 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
io.h
383 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
io_mm.h
16.19 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
io_no.h
5.26 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
irq.h
2.57 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
irqflags.h
1.61 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
kexec.h
732 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
linkage.h
1.55 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m5206sim.h
6.4 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m520xsim.h
7.15 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m523xsim.h
7.7 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m525xsim.h
10.57 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m5272sim.h
6.05 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m527xsim.h
13.51 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m528xsim.h
9.37 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m52xxacr.h
3.57 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m5307sim.h
7.52 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m53xxacr.h
3.6 KB
11/01/2022 04:52:05 PM
rw-r--r--
📄
m53xxsim.h
53.97 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m5407sim.h
6.14 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m5441xsim.h
8.5 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m54xxacr.h
4.82 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m54xxgpt.h
3.66 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m54xxpci.h
6.13 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
m54xxsim.h
3.8 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mac_asc.h
520 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
mac_baboon.h
999 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
mac_iop.h
5.37 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mac_oss.h
1.83 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mac_psc.h
7.25 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mac_via.h
11.44 KB
11/01/2022 04:52:05 PM
rw-r--r--
📄
machdep.h
1.34 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
machines.h
3.13 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
machw.h
588 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
macintosh.h
2.02 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
macints.h
3.28 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
math-emu.h
6.74 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mc146818rtc.h
598 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcf8390.h
3.75 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcf_pgalloc.h
2.37 KB
11/01/2022 04:52:05 PM
rw-r--r--
📄
mcf_pgtable.h
9.89 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfclk.h
1.01 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfdma.h
6.51 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfgpio.h
8.48 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfintc.h
3.09 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfmmu.h
3.67 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfpit.h
2.22 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfqspi.h
1.82 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfsim.h
1.5 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfslt.h
1.21 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcftimer.h
2.3 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfuart.h
6.91 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mcfwdebug.h
4.99 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mmu.h
243 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
mmu_context.h
7.2 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mmzone.h
264 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
module.h
847 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
motorola_pgalloc.h
2.26 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
motorola_pgtable.h
9.2 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
movs.h
1.44 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mvme147hw.h
2.81 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
mvme16xhw.h
2.16 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
natfeat.h
533 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
nettel.h
2.95 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
nubus.h
1.21 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
openprom.h
7.98 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
oplib.h
9.54 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
page.h
1.47 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
page_mm.h
4.06 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
page_no.h
1.28 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
page_offset.h
256 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
parport.h
837 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
pci.h
458 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
pgalloc.h
444 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
pgtable.h
127 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
pgtable_mm.h
4.84 KB
11/01/2022 04:52:05 PM
rw-r--r--
📄
pgtable_no.h
1.57 KB
11/01/2022 04:52:05 PM
rw-r--r--
📄
processor.h
3.59 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
ptrace.h
643 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
q40_master.h
2.28 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
q40ints.h
749 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
quicc_simple.h
1.79 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
raw_io.h
11.41 KB
11/01/2022 04:52:05 PM
rw-r--r--
📄
segment.h
1.42 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
serial.h
1.14 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
setup.h
9.25 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
signal.h
1.34 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
smp.h
32 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
string.h
1.68 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
sun3-head.h
353 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
sun3_pgalloc.h
2.26 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
sun3_pgtable.h
7.65 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
sun3ints.h
989 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
sun3mmu.h
4.91 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
sun3x.h
868 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
sun3xflop.h
5.62 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
sun3xprom.h
1.31 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
switch_to.h
1.51 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
thread_info.h
2.02 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
timex.h
974 bytes
11/01/2022 04:52:05 PM
rw-r--r--
📄
tlb.h
486 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
tlbflush.h
5.95 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
traps.h
8.33 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
uaccess.h
152 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
uaccess_mm.h
10.31 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
uaccess_no.h
3.69 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
ucontext.h
570 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
unaligned.h
600 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
unistd.h
952 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
user.h
3.78 KB
01/28/2018 09:20:33 PM
rw-r--r--
📄
vga.h
651 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
virtconvert.h
947 bytes
01/28/2018 09:20:33 PM
rw-r--r--
📄
zorro.h
1.17 KB
01/28/2018 09:20:33 PM
rw-r--r--
Editing: m5441xsim.h
Close
/* SPDX-License-Identifier: GPL-2.0 */ /* * m5441xsim.h -- Coldfire 5441x register definitions * * (C) Copyright 2012, Steven King <sfking@fdwdc.com> */ #ifndef m5441xsim_h #define m5441xsim_h #define CPU_NAME "COLDFIRE(m5441x)" #define CPU_INSTR_PER_JIFFY 2 #define MCF_BUSCLK (MCF_CLK / 2) #define MACHINE MACH_M5441X #define FPUTYPE 0 #define IOMEMBASE 0xe0000000 #define IOMEMSIZE 0x20000000 #include <asm/m54xxacr.h> /* * Reset Controller Module. */ #define MCF_RCR 0xec090000 #define MCF_RSR 0xec090001 #define MCF_RCR_SWRESET 0x80 /* Software reset bit */ #define MCF_RCR_FRCSTOUT 0x40 /* Force external reset */ /* * Interrupt Controller Modules. */ /* the 5441x have 3 interrupt controllers, each control 64 interrupts */ #define MCFINT_VECBASE 64 #define MCFINT0_VECBASE MCFINT_VECBASE #define MCFINT1_VECBASE (MCFINT0_VECBASE + 64) #define MCFINT2_VECBASE (MCFINT1_VECBASE + 64) /* interrupt controller 0 */ #define MCFINTC0_SIMR 0xfc04801c #define MCFINTC0_CIMR 0xfc04801d #define MCFINTC0_ICR0 0xfc048040 /* interrupt controller 1 */ #define MCFINTC1_SIMR 0xfc04c01c #define MCFINTC1_CIMR 0xfc04c01d #define MCFINTC1_ICR0 0xfc04c040 /* interrupt controller 2 */ #define MCFINTC2_SIMR 0xfc05001c #define MCFINTC2_CIMR 0xfc05001d #define MCFINTC2_ICR0 0xfc050040 /* on interrupt controller 0 */ #define MCFINT0_EPORT0 1 #define MCFINT0_UART0 26 #define MCFINT0_UART1 27 #define MCFINT0_UART2 28 #define MCFINT0_UART3 29 #define MCFINT0_I2C0 30 #define MCFINT0_DSPI0 31 #define MCFINT0_TIMER0 32 #define MCFINT0_TIMER1 33 #define MCFINT0_TIMER2 34 #define MCFINT0_TIMER3 35 #define MCFINT0_FECRX0 36 #define MCFINT0_FECTX0 40 #define MCFINT0_FECENTC0 42 #define MCFINT0_FECRX1 49 #define MCFINT0_FECTX1 53 #define MCFINT0_FECENTC1 55 /* on interrupt controller 1 */ #define MCFINT1_UART4 48 #define MCFINT1_UART5 49 #define MCFINT1_UART6 50 #define MCFINT1_UART7 51 #define MCFINT1_UART8 52 #define MCFINT1_UART9 53 #define MCFINT1_DSPI1 54 #define MCFINT1_DSPI2 55 #define MCFINT1_DSPI3 56 #define MCFINT1_I2C1 57 #define MCFINT1_I2C2 58 #define MCFINT1_I2C3 59 #define MCFINT1_I2C4 60 #define MCFINT1_I2C5 61 /* on interrupt controller 2 */ #define MCFINT2_PIT0 13 #define MCFINT2_PIT1 14 #define MCFINT2_PIT2 15 #define MCFINT2_PIT3 16 #define MCFINT2_RTC 26 /* * PIT timer module. */ #define MCFPIT_BASE0 0xFC080000 /* Base address of TIMER0 */ #define MCFPIT_BASE1 0xFC084000 /* Base address of TIMER1 */ #define MCFPIT_BASE2 0xFC088000 /* Base address of TIMER2 */ #define MCFPIT_BASE3 0xFC08C000 /* Base address of TIMER3 */ #define MCF_IRQ_PIT1 (MCFINT2_VECBASE + MCFINT2_PIT1) /* * Power Management */ #define MCFPM_WCR 0xfc040013 #define MCFPM_PPMSR0 0xfc04002c #define MCFPM_PPMCR0 0xfc04002d #define MCFPM_PPMSR1 0xfc04002e #define MCFPM_PPMCR1 0xfc04002f #define MCFPM_PPMHR0 0xfc040030 #define MCFPM_PPMLR0 0xfc040034 #define MCFPM_PPMHR1 0xfc040038 #define MCFPM_PPMLR1 0xfc04003c #define MCFPM_LPCR 0xec090007 /* * UART module. */ #define MCFUART_BASE0 0xfc060000 /* Base address of UART0 */ #define MCFUART_BASE1 0xfc064000 /* Base address of UART1 */ #define MCFUART_BASE2 0xfc068000 /* Base address of UART2 */ #define MCFUART_BASE3 0xfc06c000 /* Base address of UART3 */ #define MCFUART_BASE4 0xec060000 /* Base address of UART4 */ #define MCFUART_BASE5 0xec064000 /* Base address of UART5 */ #define MCFUART_BASE6 0xec068000 /* Base address of UART6 */ #define MCFUART_BASE7 0xec06c000 /* Base address of UART7 */ #define MCFUART_BASE8 0xec070000 /* Base address of UART8 */ #define MCFUART_BASE9 0xec074000 /* Base address of UART9 */ #define MCF_IRQ_UART0 (MCFINT0_VECBASE + MCFINT0_UART0) #define MCF_IRQ_UART1 (MCFINT0_VECBASE + MCFINT0_UART1) #define MCF_IRQ_UART2 (MCFINT0_VECBASE + MCFINT0_UART2) #define MCF_IRQ_UART3 (MCFINT0_VECBASE + MCFINT0_UART3) #define MCF_IRQ_UART4 (MCFINT1_VECBASE + MCFINT1_UART4) #define MCF_IRQ_UART5 (MCFINT1_VECBASE + MCFINT1_UART5) #define MCF_IRQ_UART6 (MCFINT1_VECBASE + MCFINT1_UART6) #define MCF_IRQ_UART7 (MCFINT1_VECBASE + MCFINT1_UART7) #define MCF_IRQ_UART8 (MCFINT1_VECBASE + MCFINT1_UART8) #define MCF_IRQ_UART9 (MCFINT1_VECBASE + MCFINT1_UART9) /* * FEC modules. */ #define MCFFEC_BASE0 0xfc0d4000 #define MCFFEC_SIZE0 0x800 #define MCF_IRQ_FECRX0 (MCFINT0_VECBASE + MCFINT0_FECRX0) #define MCF_IRQ_FECTX0 (MCFINT0_VECBASE + MCFINT0_FECTX0) #define MCF_IRQ_FECENTC0 (MCFINT0_VECBASE + MCFINT0_FECENTC0) #define MCFFEC_BASE1 0xfc0d8000 #define MCFFEC_SIZE1 0x800 #define MCF_IRQ_FECRX1 (MCFINT0_VECBASE + MCFINT0_FECRX1) #define MCF_IRQ_FECTX1 (MCFINT0_VECBASE + MCFINT0_FECTX1) #define MCF_IRQ_FECENTC1 (MCFINT0_VECBASE + MCFINT0_FECENTC1) /* * I2C modules. */ #define MCFI2C_BASE0 0xfc058000 #define MCFI2C_SIZE0 0x20 #define MCFI2C_BASE1 0xfc038000 #define MCFI2C_SIZE1 0x20 #define MCFI2C_BASE2 0xec010000 #define MCFI2C_SIZE2 0x20 #define MCFI2C_BASE3 0xec014000 #define MCFI2C_SIZE3 0x20 #define MCFI2C_BASE4 0xec018000 #define MCFI2C_SIZE4 0x20 #define MCFI2C_BASE5 0xec01c000 #define MCFI2C_SIZE5 0x20 #define MCF_IRQ_I2C0 (MCFINT0_VECBASE + MCFINT0_I2C0) #define MCF_IRQ_I2C1 (MCFINT1_VECBASE + MCFINT1_I2C1) #define MCF_IRQ_I2C2 (MCFINT1_VECBASE + MCFINT1_I2C2) #define MCF_IRQ_I2C3 (MCFINT1_VECBASE + MCFINT1_I2C3) #define MCF_IRQ_I2C4 (MCFINT1_VECBASE + MCFINT1_I2C4) #define MCF_IRQ_I2C5 (MCFINT1_VECBASE + MCFINT1_I2C5) /* * EPORT Module. */ #define MCFEPORT_EPPAR 0xfc090000 #define MCFEPORT_EPIER 0xfc090003 #define MCFEPORT_EPFR 0xfc090006 /* * RTC Module. */ #define MCFRTC_BASE 0xfc0a8000 #define MCFRTC_SIZE (0xfc0a8840 - 0xfc0a8000) #define MCF_IRQ_RTC (MCFINT2_VECBASE + MCFINT2_RTC) /* * GPIO Module. */ #define MCFGPIO_PODR_A 0xec094000 #define MCFGPIO_PODR_B 0xec094001 #define MCFGPIO_PODR_C 0xec094002 #define MCFGPIO_PODR_D 0xec094003 #define MCFGPIO_PODR_E 0xec094004 #define MCFGPIO_PODR_F 0xec094005 #define MCFGPIO_PODR_G 0xec094006 #define MCFGPIO_PODR_H 0xec094007 #define MCFGPIO_PODR_I 0xec094008 #define MCFGPIO_PODR_J 0xec094009 #define MCFGPIO_PODR_K 0xec09400a #define MCFGPIO_PDDR_A 0xec09400c #define MCFGPIO_PDDR_B 0xec09400d #define MCFGPIO_PDDR_C 0xec09400e #define MCFGPIO_PDDR_D 0xec09400f #define MCFGPIO_PDDR_E 0xec094010 #define MCFGPIO_PDDR_F 0xec094011 #define MCFGPIO_PDDR_G 0xec094012 #define MCFGPIO_PDDR_H 0xec094013 #define MCFGPIO_PDDR_I 0xec094014 #define MCFGPIO_PDDR_J 0xec094015 #define MCFGPIO_PDDR_K 0xec094016 #define MCFGPIO_PPDSDR_A 0xec094018 #define MCFGPIO_PPDSDR_B 0xec094019 #define MCFGPIO_PPDSDR_C 0xec09401a #define MCFGPIO_PPDSDR_D 0xec09401b #define MCFGPIO_PPDSDR_E 0xec09401c #define MCFGPIO_PPDSDR_F 0xec09401d #define MCFGPIO_PPDSDR_G 0xec09401e #define MCFGPIO_PPDSDR_H 0xec09401f #define MCFGPIO_PPDSDR_I 0xec094020 #define MCFGPIO_PPDSDR_J 0xec094021 #define MCFGPIO_PPDSDR_K 0xec094022 #define MCFGPIO_PCLRR_A 0xec094024 #define MCFGPIO_PCLRR_B 0xec094025 #define MCFGPIO_PCLRR_C 0xec094026 #define MCFGPIO_PCLRR_D 0xec094027 #define MCFGPIO_PCLRR_E 0xec094028 #define MCFGPIO_PCLRR_F 0xec094029 #define MCFGPIO_PCLRR_G 0xec09402a #define MCFGPIO_PCLRR_H 0xec09402b #define MCFGPIO_PCLRR_I 0xec09402c #define MCFGPIO_PCLRR_J 0xec09402d #define MCFGPIO_PCLRR_K 0xec09402e #define MCFGPIO_PAR_FBCTL 0xec094048 #define MCFGPIO_PAR_BE 0xec094049 #define MCFGPIO_PAR_CS 0xec09404a #define MCFGPIO_PAR_CANI2C 0xec09404b #define MCFGPIO_PAR_IRQ0H 0xec09404c #define MCFGPIO_PAR_IRQ0L 0xec09404d #define MCFGPIO_PAR_DSPIOWH 0xec09404e #define MCFGPIO_PAR_DSPIOWL 0xec09404f #define MCFGPIO_PAR_TIMER 0xec094050 #define MCFGPIO_PAR_UART2 0xec094051 #define MCFGPIO_PAR_UART1 0xec094052 #define MCFGPIO_PAR_UART0 0xec094053 #define MCFGPIO_PAR_SDHCH 0xec094054 #define MCFGPIO_PAR_SDHCL 0xec094055 #define MCFGPIO_PAR_SIMP0H 0xec094056 #define MCFGPIO_PAR_SIMP0L 0xec094057 #define MCFGPIO_PAR_SSI0H 0xec094058 #define MCFGPIO_PAR_SSI0L 0xec094059 #define MCFGPIO_PAR_DEBUGH1 0xec09405a #define MCFGPIO_PAR_DEBUGH0 0xec09405b #define MCFGPIO_PAR_DEBUGl 0xec09405c #define MCFGPIO_PAR_FEC 0xec09405e /* generalization for generic gpio support */ #define MCFGPIO_PODR MCFGPIO_PODR_A #define MCFGPIO_PDDR MCFGPIO_PDDR_A #define MCFGPIO_PPDR MCFGPIO_PPDSDR_A #define MCFGPIO_SETR MCFGPIO_PPDSDR_A #define MCFGPIO_CLRR MCFGPIO_PCLRR_A #define MCFGPIO_IRQ_MIN 17 #define MCFGPIO_IRQ_MAX 24 #define MCFGPIO_IRQ_VECBASE (MCFINT_VECBASE - MCFGPIO_IRQ_MIN) #define MCFGPIO_PIN_MAX 87 /* * DSPI module. */ #define MCFDSPI_BASE0 0xfc05c000 #define MCF_IRQ_DSPI0 (MCFINT0_VECBASE + MCFINT0_DSPI0) #endif /* m5441xsim_h */